Publication

Sie verwenden einen Browser, in dem JavaScript deaktiviert ist. Dadurch wird verhindert, dass Sie die volle Funktionalität dieser Webseite nutzen können. Zur Navigation müssen Sie daher die Sitemap nutzen.

You are currently using a browser with deactivated JavaScript. There you can't use all the features of this website. In order to navigate the site, please use the Sitemap .

ASIP Algorithmic/Architectural Co-Exploration based on High Level Performance Estimation

Authors:
Eusse, J. F.
Ph. D. Dissertation
 
School:
RWTH Aachen Univeristy
Adress:
Chair for Software for Systems on Silicon
Date:
Oct. 2019
Language:
English

Download

BibTeX